디지털시스템설계 14-2 강 노트정리

카테고리 없음 2023. 9. 12. 22:02
반응형

FPGA의 프로그래밍하는 과정
verilog coding-synthesis-bitstream 생성- mapping-placement-routing

뒤의 세 과정은 front end로 볼 수 있다

psm = programmable switch matrix

CLB =

xilinx 가 현재 1등
tri state buffer를 핀에서만 사용함
lut(look up table) :

literal의 개수를 줄여야 하는데, 실질적으로는 sop, pos 모두 해봐야 함, nand, nor로 바꿔서 해야 효율적
pla : 2 level 로직의 대표

PLD VS FPGA
PLD : SPLD ,CPLD 두가지가 있음
Simple PLD : 2level, CPLD : 더복잡함, PAL
Product term 기반

FPGA 가 어떤 것인지 한 문장으로 설명할 수 있을까?

fast carry logic

or대신xor 을썻을때의 장점 :sum을만드는 것과 동일함


반응형