#3. FlipFlop(플립플롭)을 이용한 ShiftRegister 구현
논리회로설계실험(VHDL)
2020. 12. 24. 05:21
모바일 화면에서는 텍스트가 깨질 수 있습니다. 1-1. 배경이론(FlipFlop) S-R 래치에서 클럭(Clock)이 포함된 형태로, 클럭값이 변할때만, 작동하는 회로로, 클럭값이 올라갈 때 작동하는 방식을 rising edge, 내려갈 때 작동하는 방식을 Falling edge라고 한다. 아래그림은 S-R FlipFlop의 회로도 이며, Rising edge 방식을 기준으로 만든 진리표이다. 앞의 SR래치와 값은 동일하지만, 클럭의 유무가 차이가 있다. S-R Flipflop의 회로도 FlipFlop의 진리표 1-2. 배경이론(ShiftRegister) FlipFlop을 여러 개 연결시켜, 값을 저장하는 회로가 Register이다. 그 중, 이번 실습은 shift Register을 구현한다. shift..