#5. Verilog HDL의 연산자
Verilog/Verilog HDL강의정리(KOCW)
2023. 7. 17. 00:38
1. 연산자 Verilog에서는 위와 같은 연산자를 지원한다. 외운다기 보다는 자주 쓰이는 것을 위주로 확인하고, 그때그때 찾아서 쓸수 있기를 바란다. 위 표는 연산자의 우선순위를 나타낸 것이다. 역시 외우는 것이 아닌 그때그때 찾아서 쓸 수 있도록 하자 하나씩 뜯어 보도록 하자. 2. 산술연산자 위 표는 산술 연산자를 나타낸 것이다. 산술 연산자의 경우 X, Z가 포함된 경우에는 결과값이 X가 된다는 것을 기억해두자또한, 나누기와 나머지 연산자에서는 두번째 피연산자가 0 인 경우, 결과값은 X가 된다. 3. 관계 연산자 크기를 비교하는 관계 연산자이다. 결과값은 참(1) 거짓(0)으로 나오게 되며, 만약 피연산자에 X나 Z가 포함된 경우에는 결과값이 1비트 X가 된다. 또한 두 피연산자의 비트수가 다른..
