Verilog module 선언부 작성스타일(syntax)
Verilog/Verilog HDL강의정리(KOCW)
2023. 8. 1. 20:41
이전 글중에서 module 선언부에 대한 작성스타일에 대해 언급한 적이 있다. 이에 대해서 조금 더 찾아보니, 두가지 방식의 스타일이 있었고, verilog가 발전해 오는 과정에서 작성스타일이 변화한 것으로 알려져 있다. 1. Verilog-1995 syntax module adder(A, B, Cout, Sum)l input [3:0] A; input [3:0] B; output cout; output [3:0] sum; 2. ANSI(American National Standard institutional) C Style Verilog-2001 syntax module adder (input [3:0] A, input [3:0] B, output cout, output [3:0] sum); 이렇게 두..
