#4.Binary/Gray counter(이진,그레이 카운터)
논리회로설계실험(VHDL)
2020. 12. 27. 02:52
1. 배경이론이번 실습은 Counter을 설계하는 실습으로, 논리회로도에서 State machine을 사용합니다. 이진수로 1씩 증가하는 counter와 graycode상태로 1씩 증가하는 counter로 두가지 작동방식의 counter을 설계합니다. 기본적인 State machine에 대한 설명은 생략합니다.위 그림은 counter의 작동방식을 간단히 나타낸 그림입니다. 검은색화살표는 2진수 상태에서 입력이 1이 들어왔을 때, 이동하는 state를 알려주고, 빨간색 화살표는 gray code상에서 0과 1 입력에 따라 이동하는 state를 나타낸 것입니다. gray code와 이진수는 다음과 같습니다. 2. Counter VHDL 코드library IEEE;use IEEE.STD_LOGIC_1164.A..
