#4. Verilog HDL 자료형
Verilog/Verilog HDL강의정리(KOCW) 2023. 7. 16. 23:37반응형
2. Parameter
variable 또는 net 범주에 속하지 않는 상수값, SW 코딩에서의 변수와 비슷한 역할이라 보면 됨
반응형
'Verilog > Verilog HDL강의정리(KOCW)' 카테고리의 다른 글
| #6. Gate-level modeling(게이트수준 모델링) (0) | 2023.07.18 |
|---|---|
| #5. Verilog HDL의 연산자 (0) | 2023.07.17 |
| #3. Verilog HDL 개요 (3)- 테스트벤치 (0) | 2023.07.11 |
| #2. Verilog HDL 개요-(2) (0) | 2023.07.07 |
| #1. Verilog HDL 개요-(1) (0) | 2023.07.03 |
