공학이야기

모바일 화면에서는 텍스트가 깨질 수 있습니다. 1-1. 배경이론(FlipFlop) S-R 래치에서 클럭(Clock)이 포함된 형태로, 클럭값이 변할때만, 작동하는 회로로, 클럭값이 올라갈 때 작동하는 방식을 rising edge, 내려갈 때 작동하는 방식을 Falling edge라고 한다. 아래그림은 S-R FlipFlop의 회로도 이며, Rising edge 방식을 기준으로 만든 진리표이다. 앞의 SR래치와 값은 동일하지만, 클럭의 유무가 차이가 있다. S-R Flipflop의 회로도 FlipFlop의 진리표 1-2. 배경이론(ShiftRegister) FlipFlop을 여러 개 연결시켜, 값을 저장하는 회로가 Register이다. 그 중, 이번 실습은 shift Register을 구현한다. shift..

모바일 버전으로 볼 경우, 텍스트가 깨질수 있습니다. 데스크탑 버전으로 보시는 것을 추천드립니다.1. 배경이론 multiplexer는 입력값을 통해 출력값을 선택하는 기능을 하는 논리 회로입니다. 예를 들어 입력값을 000~111까지 지정할 수 있다면 총 8개의 출력값을 설정하여, 원하는 출력을 입력값에 따라 나타낼 수 있습니다. 아래 그림은 mux를 표현한 모식도입니다. 두가지 입력을 통해 출력을 결정하게 됩니다. 위 그림과 같이 input이 1비트면 0 과 1 두개의 출력이 가능케 됩니다. 따라서 2개의 출력을 선택할 수 있게 됩니다. 오늘은 이것을 VHDL코드로 구현해보겠습니다. 아래는 truth table과 식을 나타냈습니다. 2. Multiplexer 코드 이번 실습에서는 특별이 8-to-1의 ..