#0. 강좌소개
Verilog/Verilog HDL강의정리(KOCW) 2023. 7. 3. 22:50반응형
KOCW의 신경욱 교수님 강좌를 활용하여 정리해볼 예정.
기본적인 Verilog 문법은 알고 있지만 이를 정리하여 프로젝트로 연결해볼 계획을 가지고 있음.
http://www.kocw.net/home/cview.do?cid=56d5221ba0d07375
HDL설계 - Verilog HDL 및 Vivado 실습
본 강좌는 1) Verilog HDL의 기본 문법과 Verilog HDL을 이용한 디지털 회로 모델링 방법, 2) Xilinx Vivado 툴을 이용한 설계, 검증(시뮬레이션), 구현 과정에 대한 실습, 3) FPGA Design Kit 를 이용한 하드웨어
www.kocw.net
강의 사이트는 이곳
또한 그 외 참고자료는
https://www.chipverify.com/verilog/verilog-syntax
Verilog syntax
Lexical conventions in Verilog are similar to C in the sense that it contains a stream of tokens. A lexical token may consist of one or more characters and tokens can be comments, keywords, numbers, strings or white space. All lines should be terminated b
www.chipverify.com
이곳에서 확인하고 있습니다.
반응형
'Verilog > Verilog HDL강의정리(KOCW)' 카테고리의 다른 글
| #5. Verilog HDL의 연산자 (0) | 2023.07.17 |
|---|---|
| #4. Verilog HDL 자료형 (0) | 2023.07.16 |
| #3. Verilog HDL 개요 (3)- 테스트벤치 (0) | 2023.07.11 |
| #2. Verilog HDL 개요-(2) (0) | 2023.07.07 |
| #1. Verilog HDL 개요-(1) (0) | 2023.07.03 |
